Usar FET GaN puede ser tan simple como usar FET de silicona – un ejemplo en sistemas de 48V

Usar FET GaN puede ser tan simple como usar FET de silicona – un ejemplo en sistemas de 48V

Para las aplicaciones de GaN FET en sistemas de energía de 48 V, un enfoque existente es utilizar una solución digital basada en DSP para realizar diseños de alta frecuencia y eficiencia. Esto se debe en gran parte a la falta de disponibilidad de un controlador adecuado diseñado para trabajar con FET GaN. La solución DSP requiere circuitos integrados adicionales que añaden complejidad y desafío adicionales. En este artículo, el autor presenta un controlador analógico compatible con GaN FET que produce una reducción en la lista de materiales y brinda a los diseñadores la capacidad de diseñar un convertidor reductor síncrono de la misma manera simple que con los FET de silicio, y ofrece un rendimiento superior.

Es ampliamente conocido en la industria de la electrónica de potencia que los FET de nitruro de galio (GaN) han demostrado un rendimiento en circuito superior en comparación con los FET de silicio convencionales. Con una menor generación de calor debido a la alta eficiencia de los FET GaN, el costo del sistema también se puede mejorar en gran medida. Sin embargo, las empresas que fabrican fuentes de alimentación comerciales se enfrentan a varios desafíos al utilizar los FET GaN para la producción en masa. A continuación, se muestran algunos ejemplos que escuchamos de los clientes:

1. «El diseño basado en FET GaN es totalmente diferente de lo que hemos estado haciendo con los FET de silicio». (fabricante de la fuente de alimentación)
2. “El uso de GaN requiere control digital, lo cual dudamos en hacer; diseñar circuitos analógicos es más fácil, cuesta menos y es algo que sabemos cómo hacer «. (empresa de telecomunicaciones)
3. “Los FET GaN están por llegar y serán significativos. Si podemos empezar a reducir el tamaño del disipador de calor, se convertirá en un gran problema, pero el problema es que necesitaremos un microcontrolador que lo acompañe». (fabricante de electrodomésticos)

Muchos ingenieros de diseño han visto los beneficios del uso de FET GaN. Sin embargo, han dudado en llevar GaN a diseños reales, principalmente debido a la complejidad del diseño. Con la disminución de los costos de los FET GaN, el mayor costo contra el FET de silicio puede compensarse con ahorros a nivel de sistema. Si asumimos que los clientes siempre tienen la razón, ¿cómo les ayudaremos?

En Renesas, estamos abordando esto utilizando FET GaN de 100 V en sistemas de 48 V. Este artículo explorará este enfoque y cómo abordar las inquietudes de los clientes de manera bastante diferente a los enfoques anteriores.

Desde que se desarrolló el equipo de telefonía, las aplicaciones de infraestructura inalámbrica y de telecomunicaciones han operado normalmente con alimentación de 48 V CC. En los últimos años, los centros de datos y los sistemas automotrices de alta gama también han comenzado a adoptar 48 V, ya que todavía se considera que es un voltaje bajo seguro con requisitos de seguridad mucho menos exigentes, pero permite el uso de cables de menor calibre con una caída de voltaje mínima. Se han publicado varios artículos para discutir el rápido mercado emergente de 48V.

En la figura 1 se muestra un diagrama de energía típico para 5G AAU (Unidad de antena activa). Desde el bus de entrada de -48 V del sistema, hay una conversión de CC / CC a cientos de vatios o niveles de kilovatios para convertir -48 V a + 28 V, o + 48V ~ + 56V, y alimenta las grandes matrices de amplificadores de potencia. El voltaje positivo convertido también puede crear un bus de 12V o 5V para alimentar otra carga del sistema, como temporización/ reloj, memoria, ASIC / FPGA, etc. (No se requiere aislamiento si -48V ya está aislado de las fuentes de alimentación de red como AC o energía renovable). Obviamente, con múltiples conversiones de 48V a diferentes niveles de potencia en la AAU y BBU (Unidad de banda base, no se muestra) con el rápido mercado emergente 5G, existe un enorme potencial de mercado. Es de gran interés para los fabricantes de GaN invertir en FET GaN con clasificación de 80 V o 100 V para reemplazar los FET de silicio tradicionales.

Algunos de los beneficios potenciales de adoptar GaN en aplicaciones de infraestructura inalámbrica incluyen mejorar la eficiencia del sistema, minimizar el tamaño de la solución, reducir el costo de la electricidad y simplificar la gestión térmica. Para 5G AAU en particular, incluso puede ahorrar peso en el sistema, lo que puede ser importante dadas las instalaciones más dispersas y, a veces, desafiantes.

Un diseño de referencia de conversión de alimentación de bus de 48 V publicado anteriormente que utiliza el enfoque FET GaN provino de una de las compañías de FET GaN más conocidas, Efficient Power Conversion (EPC), la EPC9143 (que se ve en la Figura 2). Todo el diseño es de código abierto.

Este diseño de referencia se basa en una huella de convertidor de bloque de estándar industrial 1/16 y se puede convertir de una entrada de 18 V a 60 V, y a una salida de 12 V nominal de 25 A, según una configuración intercalada de dos fases. Además de los FET EPC GaN, el diseño utiliza un controlador digital de 16 bits, que se ejecuta a 500 kHz y ofrece una eficiencia máxima de> 95% (este controlador tiene un núcleo DSP y una parte analógica adicional que, para simplificar, llamaríamos DSP en el artículo).

Si bien este diseño sin duda ofrece un rendimiento muy impresionante, nuestro equipo notó que también utiliza otros seis circuitos integrados (IC), como se ve en el diseño de referencia de la Figura 2.

Con muchos controladores de potencia digitales, los usuarios tienen la flexibilidad de reprogramar el voltaje de salida y los umbrales de protección, y pueden agregar otras características deseables. Sin embargo, para ciertas aplicaciones de 48V, no hay tanta necesidad de reprogramar estas configuraciones una vez que se fija el diseño, por lo que el modulador de control puede diseñarse de forma analógica con la misma eficacia que en digital. En Renesas, comenzamos a pensar si podríamos combinar y reemplazar los siete circuitos integrados requeridos en el EPC9143, con solo un circuito integrado analógico, y aun así lograr un rendimiento similar. Si bien la solución DSP casi ha logrado el mayor potencial para el diseño de FET GaN con una eficiencia mucho mayor que los FET de silicio, lograr el mismo objetivo con una lista de materiales más simple ofrecería a los clientes los beneficios de una mayor densidad de potencia y un menor costo de la solución, que es tan importante como la eficiencia.

Tras una definición optimizada del producto, el diseño de circuitos integrados y el trabajo de validación completo, Renesas desarrolló un controlador reductor síncrono dual de 80 V específicamente optimizado para controlar los FET GaN en modo E, el ISL81806 (Figura 3).

Figura 3 ISL81806 Controlador FET GaN de doble salida / dos fases de 80 V

El ISL81806 utiliza una topología intercalada de dos fases y se puede conectar en paralelo en hasta seis fases intercaladas para asumir una carga de nivel de kilovatios sin la necesidad de un control digital externo para distribuir las fases.

Otras características incluyen:

• Amplio rango de Vin: 4.5V a 80V – permite aplicaciones de telecomunicaciones
• Amplio rango de Vout: 0.8V a 76V
• Soporta voltaje constante o salida de corriente constante
• Amplia frecuencia de conmutación: 100 kHz a 2 MHz
• Emulación de diodo y modo de ráfaga con carga ligera o modo PWM forzado
• Protección de disparo, OCP, OVP, OTP, UVP
• EN independiente y arranque suave para cada salida
• Control de puerta y tiempo muerto optimizados para FET de GaN en modo de mejora

EPC y Renesas desarrollaron una nueva placa de diseño de referencia4 llamada EPC9157 (Figura 4). Está diseñada con la misma topología entrelazada de dos fases y factor de forma de módulo de 1/16 que la solución DSP en la Figura 2. La placa también tiene la misma tensión de entrada, corriente de salida y la misma frecuencia de 500 kHz que la solución DSP. (En el momento de la publicación de este artículo, esta placa se puede clasificar para una entrada de 80 V).

Figura 4: EPC9157 EVB con ISL81806 y cuatro FET GaN, solo control analógico

La eficiencia del EVB basado en DSP y la del EVB basado en analógico se muestra en la Figura 5, y está bastante cerca de la potencia máxima. El EVB basado en analógico tiene una mejor eficiencia de carga ligera, en parte porque un solo controlador analógico consume menos corriente de operación (50μA) que los siete IC combinados requeridos en la solución DSP, y puede usar directamente la salida de 12V como polarización externa para el suministro de IC.

Figura 5 Comparación de eficiencia (izquierda: EPC9143 con DSP, derecha: EPC9157 con ISL81806)

La Figura 6 a continuación muestra las diferencias clave en la lista de materiales entre las soluciones digitales y analógicas (se omiten los componentes pasivos). Está muy claro que la lista de materiales del circuito de solución analógica está increíblemente simplificada, requiere solo un IC y no requiere ninguna programación

Si bien ISL81806 ya ofrece la mejor eficiencia, tamaño de solución y tamaño de lista de materiales de su clase, todavía hay espacio para mejorar en futuras revisiones. Así como la tecnología FET GaN ha evolucionado rápidamente en los últimos años, el equipo de Renesas que trabaja para definir y diseñar los controladores correspondientes también enfrenta nuevos desafíos y oportunidades.

Algunas direcciones en las que nos puede llevar el desarrollo futuro incluyen (pero no se limitan a):

Voltaje de ruptura mejorado

Es posible que se prefieran 100 V para AAU remotas, así como para módulos de alimentación de ladrillo de montaje en placa, especialmente para telecomunicaciones con cables largos, para que sean más robustos.

Accionamiento de puerta más fuerte y separado

Se pueden necesitar controladores de puerta más potentes para una mayor eficiencia. Sin embargo, esto también trae un dV/dt muy rápido, que tiene el potencial de dañar el IC con el voltaje negativo creado por una gran inductancia parásita de cualquier diseño no ideal. Se puede desear encender / apagar por separado para optimizar la velocidad de conmutación como en un controlador IC de GaN discreto como RAA226110 en la referencia 5.

Pequeño encapsulado para un diseño optimizado

Los proveedores de GaN recomiendan un encapsulado pequeño como CSP o BGA sin pines extendidos para disminuir aún más la inductancia parásita del sistema. Sin embargo, determinadas aplicaciones con una posible implementación en entornos hostiles no pueden aceptar paquetes CSP o BGA.

Mejora del proceso de CI

El nodo de conmutación IC debe ser muy robusto para manejar altos dV / dt> 200V / ns y voltaje negativo durante la conmutación. El diodo de arranque interno puede preferir Qrr cercano a cero para permitir alta frecuencia. Dichos requisitos pueden desafiar al IDM o las fundiciones para mejorar sus procesos de fabricación de circuitos integrados.

Más estudios sobre la optimización del tiempo muerto

Por motivos de seguridad, es necesario tener un poco de tiempo muerto entre el apagado del interruptor del lado alto y el encendido del interruptor del lado bajo. Durante el tiempo muerto, la función de «diodo corporal» del GaN FET conduce la corriente de carga. Un FET GaN tiene un patrón único de «diodo de cuerpo» con cero Qrr pero una caída hacia adelante bastante grande. Por lo tanto, durante el tiempo muerto, no solo aumenta la pérdida de conducción, sino que el capacitor de arranque puede sobrecargarse hasta el punto de dañar el dispositivo del lado superior. Para optimizar para un tiempo muerto muy pequeño y aún seguro, también debemos considerar el cambio paramétrico de IC y otros BOM debido a la temperatura y la distribución de la producción en masa. Un controlador E-MODE como el ISL81806 utiliza un tiempo muerto fijo más pequeño optimizado para FET GaN, y el EPC9157 EVB está diseñado con circuitos de protección externos de bajo costo para evitar la sobrecarga del capacitor de arranque. Sin embargo, esto puede haber limitado la frecuencia operativa práctica. Algunos proveedores de CC/CC IC agregan un pin de programación de tiempo muerto o hacen que el tiempo muerto sea programable digitalmente. De cualquier manera, esto deja el arduo trabajo de la selección del tiempo muerto a los diseñadores de circuitos, y es posible que en el futuro se deseen características de CI más inteligentes. (Se pueden encontrar más lecturas en la referencia 7 y 8.)

Agregue flexibilidad para adaptarse a varias tecnologías de GaN

Varios FET GaN, incluso todos basados ​​en el modo de mejora, pueden tener diseños bastante diferentes, al contrario de los FET de silicio normales. Por ejemplo, el voltaje de puerta recomendado puede ser bastante diferente entre los fabricantes6 y volverse problemático, ya que deben protegerse en diferentes niveles de OVP. Es posible que el voltaje de accionamiento de la puerta deba ser programable, además de otras posibles variables en la oferta futura.

Los FET GaN tienen un futuro brillante, y algún día, podrían ser un «reemplazo directo» para los FET de silicio con un costo razonable y un rendimiento mucho mejor, y los controladores como el ISL81806 están ayudando a hacer eso una realidad con un mayor desarrollo de productos por venir…Ahora es tan fácil usar FET GaN como usar FET de silicio cuando los controladores adecuados están diseñados para controlarlos.