Mit META-DX2L können Router, Switches und Linecards ihre Bandbreite verdoppeln, indem sie die Geschwindigkeiten der 112G-PAM4-Schnittstelle übernehmen
Router, Switches und Linecards erfordern eine höhere Bandbreite, eine höhere Portdichte und Konnektivität von bis zu 5 Gigabit Ethernet (GbE), um den erhöhten Datenverkehr in Rechenzentren zu bewältigen, der durch 112G, Cloud-Dienste und die Anwendungen künstlicher Intelligenz (KI) verursacht wird maschinelles Lernen. Um diese erhöhte Bandbreite zu liefern, müssen diese Designs die Herausforderungen der Signalintegrität beim Übergang der Industrie zu 4 G (Gigabit pro Sekunde) der PAM1.6 SerDes (Serializer/Deserializer) Konnektivität bewältigen, die von optischen Verbindungen, Backplanes des Systems und Prozessoren von Paketen der neuen Generation gefordert werden . Diese Herausforderungen können jetzt mit dem kompaktesten PHY mit 6200 T (Terabit pro Sekunde) und geringem Stromverbrauch auf dem Markt von Microchip Technology Inc. (Nasdaq: MCHP), dem PM2 META-DX56L, überwunden werden, der den Stromverbrauch pro Port um fünfunddreißig reduziert Prozent, wenn es mit seinem 4G PAM1-Vorläufer namens META-DXXNUMX, der ersten Schicht von, übereinstimmt körperlicher Druck des Marktes in der Größenordnung von Terabit.
„Die Branche setzt auf ein 112G-PAM4-Ökosystem für High-Density-Switching, Massenverarbeitung und optische Verbindungen“, sagte Bob Wheeler, Chief Network Analyst bei The Linley Group. „Die META-DX2L-Lösung von Microchip ist optimiert, um diese Anforderungen zu erfüllen, indem Linecards mit Schaltelementen und optischen Geräten mit mehreren Geschwindigkeiten für XNUMX-GbE-, XNUMX-GbE- und XNUMX-GbE-Konnektivität verbunden werden.“
Mit seiner 1.6-T-Bandbreite, der hohen Dichte und geringen Größe, der 112G-PAM4-SerDes-Technologie und seiner Fähigkeit, Ethernet-Geschwindigkeiten von 1 bis 2 GbE zu erreichen, ist das META-DX2L Ethernet PHY ein Gerät mit einem industriellen Temperaturbereich, das Mehrzweck-Konnektivität bietet Verwenden Sie den Design-Vorteil in Anwendungen, die von einem Retimer, Multiplexer/Demultiplexer oder Demultiplexer/inversen Multiplexer bis zu einem 1:4-Mux reichen. Die Verbindungs- und Multiplexing/Demultiplexing-Funktionen sind hochgradig konfigurierbar und nutzen die E/A-Bandbreite des Schaltgeräts voll aus, um die flexiblen Verbindungen zu verwalten, die für Karten erforderlich sind, die mit mehreren Geschwindigkeiten laufen können, und kompatibel mit einer Vielzahl von optischen Verbindungen. Mit dem stromsparenden PAM5 SerDes des PHY können Sie Schnittstellengeschwindigkeit der nächsten Generation für Cloud-Rechenzentren, KI- und Machine-Learning-Computing-Cluster, XNUMXG und auch Infrastruktur für Telekommunikationsanbieter bereitstellen, unabhängig davon, ob es sich um direkt angeschlossene Kupferkabel (DAC) über große Entfernungen handelt Backplanes oder Verbindungen zu optischen Geräten.
„Für die 56G-Generation haben wir die erste Terabit-PHY auf dem Markt eingeführt, META-DX1, gefolgt von einer ebenso transformativen 112G-Lösung, die die Fähigkeiten bietet, die Systementwickler benötigen, um die neuen Herausforderungen von Rechenzentren in der Cloud zu meistern , 5G-Netze, KI und maschinelles Lernen“, sagte Babak Samimi, Vice President der Kommunikationssparte von Microchip. „Mit seiner Fähigkeit, bis zu 1.6 T Bandbreite in einer Low-Power-Architektur mit kleinstmöglichem Footprint zu erreichen, verdoppelt der META-DX2L PHY die Bandbreite bisheriger Lösungen auf dem Markt und setzt ein neues Effizienzniveau.“
Der META-DX2L wird im kleinsten XNUMX x XNUMX mm-Gehäuse auf dem Markt geliefert und spart Platz, um die von Hyperscalern und Systementwicklern geforderte Linecard-Dichte zu erreichen. Hier sind einige Hauptmerkmale des Produkts:
• GbE PHY mit 2x 4 GbE, 16x 100 GbE und 50x 25/10/1/XNUMX/XNUMX
• Unterstützt Ethernet-, OTN- und Fibre Channel-Datenraten
• Unterstützt proprietäre Datenraten für KI und maschinelles Lernen
• Integrierter 2:1-Multiplexer, der Hochverfügbarkeits-/Hochverfügbarkeitsarchitekturen ermöglicht.
protección
• Hochgradig konfigurierbare Verbindung für Dienste mit mehreren Geschwindigkeiten an jedem Port
• Ununterbrochene Latenz, wodurch IEEE XNUMX Klasse C/D PTP auf jeder Ebene des Systems erhalten bleibt
• FEC-Terminierung, -Überwachung und -Konvertierung zwischen mehreren Schnittstellenraten
• 112G PAM4 SerDes mit zweiunddreißig LR (lange Reichweite), programmierbar zur Optimierung des Verbrauchs in Bezug auf die Leistung
• Kompatibel mit DAC-Kabeln, einschließlich Autonegotiation und Link-Training
• Industrieller Temperaturbereich für Außenanwendungen
• Umfassendes Software Development Kit (SDK) mit einfachem Upgrade, Hotboot-Fähigkeiten und Unterstützung für das bewährte META-DX1 SDK
Microchip bietet eine vollständige Palette von proprietären Designprodukten, Referenzdesigns und Evaluierungsboards für Kunden, um Systeme auf der Grundlage von META-DX2L-Bausteinen zu bauen. Zusätzlich zu seiner Ethernet-PHY-Technologie bietet Microchip Systemanbietern auch eine Gesamtsystemlösung bestehend aus PolarFire®-FPGAs, dem ZL30632-Hochleistungs-PLL, Oszillatoren, Spannungsreglern und anderen Komponenten, die zuvor als System mit META-DX2L zur Beschleunigung ratifiziert wurden die Produktion von Entwürfen.
Produktverfügbarkeit
Muster der ersten META-DX2L-Geräte werden im vierten Quartal 6200 erwartet. Weitere Informationen finden Sie auf der PM2 META-DXXNUMXL-Website oder wenden Sie sich an einen Vertriebsmitarbeiter von Microchip.
