Pruebas e investigaciones realizadas por Total Phase Engineering utilizando puntos y formas de trabajo estándares de la industria.
Introducción
Los PHY son una parte crucial de todos los analizadores SuperSpeed USB s ya que realizan la función crítica de la decodificación y deserialización de las señales analógicas. Normalmente, estas soluciones se dividen en dos categorías: las soluciones TUBO basados en USB 3.0 compatibles, o desserializadores genéricos no compatibles.
Compatibilidad
Hay muchas ventajas a la hora de utilizar un analizador USB 3.0 PHY compatible. En primer lugar y mas importante es la garantía de que el analizador pueda recibir adecuadamente todo el tráfico SuperSpeed en el bús. Mediante el uso de una herramienta de prueba compatible PHY, el desarrollador puede capturar los datos sin tener que preocuparse por la pérdida de los mismos. Espectro expandido, perfiles de reloj, tolerancias de fluctuación, umbrales del receptor, codificación 8b/10b y recuperación de enlace están verificados para trabajar dentro de los requisitos de la especificación USB 3.0. PHYs no certificados o no conformes, como comúnmente se encuentran en deserializadores de propósito general de una FPGA, pueden ser capazes de acomodar parcialmente estas tolerancias, pero no hay ninguna garantía de que se cumplen todos los requisitos de la especificación.
El mercado puede ser muy confuso en este sentido. Mientras que los dispositivos PHY compatibles claramente se atienen al estándar USB 3.0, los dispositivos no compatibles pueden a veces erróneamente dan una impresión de la conformidad. Por ejemplo, las FPGAs tienen deserializadores genéricos que son capaces de transmitir y recibir en velocidades de bits necesarios para cumplir con las velocidades SuperSpeed USB. Aunque algunos de estos deserializadores incluso pueden ser certificados para SATA o PCI-e, esto todavía no es suficiente para cumplir con los estrictos estándares de USB 3.0. De hecho, algunos diseños de referencia para los controladores de dispositivos SuperSpeed sobre FPGAs utilizan USB 3.0 PHY externos compatibles, tales como el Texas Instruments TUSB1310A.
Como un ejemplo simple de las diferencias entre PCI-e y USB 3.0 Considerar cómo se maneja el reloj de referencia en los dos protocolos , especialmente en la presencia de Spread – Spectrum Clocking ( SSC ) . Ambos protocolos comparten requisitos similares en la precisión de reloj de frecuencia, velocidad de modulación SSC , SSC y modulación de amplitud , pero difieren en cómo se distribuye el reloj. En el reloj de referencia PCI -e es normalmente enviado desde el Root Complex a los distintos periféricos PCI-e asi como comparten el mismo perfil SSC y de esta manera que satisfacen el requisito dentro de cada socio de enlace para transmitir a la velocidad de de + / – 300 ppm bits de entre sí . En USB 3.0, el host y el dispositivo tienen sus propios, únicos, relojes de referencia y perfiles SSC totalmente independientes. Se deja al receptor para rastrear y recuperar el reloj como parte de sus circuitos de recuperación de datos de reloj que pueden ser diferentes hasta en 5.000 ppm debido a diferencias SSC por sí mismas. Los USB 3.0 PHY compatibles garantizan que pueden recuperar los datos de todos los perfiles de CSS permitidos, incluso sin un reloj de referencia enviado desde el transmisor. Los analizadores que no utilizan PHYs no compatibles no ofrecen esta garantía, y los desarrolladores pueden encontrar estos analizadores incapaces de capturar los datos de ciertas máquinas o dispositivos. La diferenciación entre PHY compatibles y no compatibles es tal vez lo más notable cuando se trata de analizar los dispositivos que están saliendo de un estado de ahorro de energía. Los dispositivos USB 3.0 hacen un uso intensivo de los estados de bajo consumo para ahorrar batería en dispositivos portátiles, y se mueven constantemente dentro y fuera de estos estados con gran rapidez. Para tener en cuenta estas rápidas transiciones, la especificación USB 3.0 requiere únicamente un una secuencia muy corta de sincronización, que permita a cada receptor bloquear la señal del transmisor respectivo. Los analizadores de tecnología no compatibles PHY pueden no ser capaces de bloquear tan pronto como el enlace de sus participantes (es decir , el host y dispositivo) , y a menudo se quedan en el camino durante estos transiciones , haciendo un análisis más detallado después de un estado de bajo consumo. Estos analizadores, incluso puede hacer que parezca que el bus no esté funcionando correctamente, cuando en realidad es el analizador el qué está funcionando mal. Mientras que un analizador con tecnología compatible PHY puede ocasionalmente no obtener el reloj, es mucho mejor que un deserializador generico.
PIPE
Al escribir estas líneas, el único dispositivo disponible en el mercado totalmente compatible con USB 3.0 PHY para uso genérico es el TUSB1310A de Texas Instruments. Este dispositivo proporciona la interfaz PIPE estándar de la industria para la comunicación de capa de enlace.
Aunque la industria coincide en que las interfaces PIPE son totalmente capaces de reportar errores en la carga de datos, puede haber cierta confusión en cuanto a sus capacidades de manejo de las cuestiones de nivel inferior,: tales como la capacidad de interpretar símbolos 10b, elaboración de paquetes, decodificación y errores de disparidad. Sería fácil asumir que, como la interfaz de PIPE no transmite el código primario 10b hasta el controlador de enlace, que no sería capaz de capturar los símbolos 8b/10b reales transmitidos por el bus.
Este error se aclaró cuando los desarrolladores, al entender que a pesar del nombre “8b/10b”, la interfaz de capa de enlace PIPE utiliza en la práctica 9 bits para que pueda especificar que un símbolo D o K ha sido transmitido o recibido. Analizadores que utilizan una interface PIPE pueden fácilmente y con precisión, indicar qué símbolo se transmite, incluso si el código 10b primario no está disponible. Si bien es cierto que la información de la disparidad de símbolo es descarta, cualquier decodificacion o error de disparidad se indica claramente por la interfaz PIPE a través de un canal secundario conocido como RxStatus. Una vez que la presencia de errores de disparidad se identifica por el analizador de protocolos, las causas pueden dividirse en dos categorías clásicas: (1) Errores aleatorios de disparidad son indicativos de problemas de integridad de la señal, por lo que un osciloscopio de gama alta será necesario en las próximas etapas de depuración, o (2) los errores de disparidad repetitivos que se solucionan a través de hardware de simulación del diseño.La temporización de símbolos, la capacidad de detectar errores, y el número de símbolos SKP reportados por el analizador son consistentes a través de soluciones. Además, un PHY discreta preserva el símbolo 8b/10b, al tiempo que ofrece una serie de ventajas significativas de rendimiento: como superiores perfiles cronometraje de amplio espectro, menor jitter y una mejor recuperación de enlace.
Conclusion
Los sistemas PHYs compatible USB 3.0 son los únicos PHYs comprobados que funcionan correctamente en toda la señalización de patrones SuperSpeed, un rasgo especialmente importante en un analizador de protocolos. El TUSB1310A es actualmente la única opción que el mercado disponible de esta herramienta y mantiene bajas las características de depuración de bajo nivel.
