Inicio General Diseño de multiplicadores digitales utilizando PLDs de Altera

Diseño de multiplicadores digitales utilizando PLDs de Altera

Diseño de multiplicadores digitales utilizando PLDs de Altera
Por Rafael Ramos Lara, Angel  Luis Gómez Rincón y Antonio Mànuel
En este artículo se presentan diferentes estructuras de multiplicadores digitales para ser realizados mediante dispositivos lógicos programables de Altera, utilizando para ello el soft-ware de desarrollo MAX+PLUS II. Se comentan las características de cada una de las estructuras propuestas, indicando los recursos utilizados para su implementación y  la velocidad de multiplicación.

Artículo anteriorSpartan II: la nueva familia de FPGAs de Xilinx
Artículo siguienteProtección de las transmisiones y almacenamiento de datos, mediante cifrado basado en dos PRNGs