Inicio General Depuración rápida de buses serie en matrices de puertas programables FPGA

Depuración rápida de buses serie en matrices de puertas programables FPGA

36
0

Depuración rápida de buses serie en matrices de puertas programables FPGA
Artículo cedido por Agilent 

Los buses serie de sub-megabits se encuentran en la mayor parte de los diseños de FPGA integradas. La inclusión de buses serie de multi-gigabits en las FPGA está ganando adeptos. La fácil aplicación, el bajo coste y la compatibilidad con bloques de diseño de versiones anteriores que ofrecen los buses serie los hacen ideales para una amplia variedad de aplicaciones en una gran cantidad de sectores. El uso de buses serie de baja velocidad es frecuente en los sectores de informática, semiconductores, aviación/defensa, comunicaciones, automoción, medicina y medida y prueba. Los buses serie tales como I2C, SPI, CAN, LIN y RS-232 constituyen normalmente puntos fundamentales para depurar diseños con FPGA, cuyos buses serie de mayor velocidad transmiten datos rápidamente de un chip a otro. Históricamente, capturar y descodificar la información implicaba un gran esfuerzo manual si se utilizaba un osciloscopio, o bien la compra de herramientas a medida. Los proveedores de osciloscopios ahora incorporan gran cantidad de aplicaciones que simplifican la depuración de buses serie de baja velocidad.