Simplification de la stabilité de fréquence pour les réseaux 5G haut débit et les convertisseurs de données

La source de fréquence constitue souvent le goulot d'étranglement caché dans la conception des convertisseurs de données haut débit et des radios 5G. À mesure que les débits de transmission de données augmentent et que la 5G migre vers des bandes de fréquences plus élevées, les exigences de performance deviennent beaucoup plus difficiles à satisfaire. La liste des exigences ne cesse de s'allonger, souvent dans des directions qui entrent en conflit avec les objectifs de performance.

À l'instar des fondations d'un bâtiment, si la source de fréquence se dérègle, tout ce qui est construit par-dessus est compromis. L'oscillateur commandé en tension (VCO) local constitue cette fondation, et toute instabilité à ce niveau se propage dans l'ensemble du système, où aucune conception, aussi soignée soit-elle, ne peut être corrigée.

Au cœur de tout synthétiseur de fréquence se trouve une boucle à verrouillage de phase (PLL). La PLL est le mécanisme qui verrouille la fréquence de sortie sur une référence précise et la maintient ainsi. C'est ce qui distingue une source de fréquence stable et contrôlable d'un oscillateur instable.

Les applications modernes telles que les radios, les radars, les antennes à réseau phasé, les équipements de test multibandes et les infrastructures sans fil changent constamment de fréquence pour éviter les interférences, gérer plusieurs canaux ou orienter électroniquement les faisceaux. À chaque changement de fréquence, la boucle à verrouillage de phase (PLL) du système doit se reverrouiller. Tant que cette reverrouillage n'est pas effectué, le signal est instable et inutilisable. Ce temps de reverrouillage influe directement sur la réactivité globale du produit.

Un convertisseur de données fonctionne en mesurant un signal entrant à intervalles précis et réguliers, souvent des millions de fois par seconde. L'horloge détermine le moment de chaque mesure. Toute incertitude de synchronisation de cette horloge, appelée gigue, entraîne des mesures prises au mauvais moment, introduisant des erreurs qui se manifestent par du bruit dans le signal de sortie. Plus le signal est rapide, plus l'effet est important.

Dans les radios 5G, ce même problème se manifeste différemment. L'oscillateur local positionne précisément le signal radio à la fréquence adéquate. Le bruit de phase de la source d'horloge engendre une gigue d'échantillonnage, ce qui limite directement le rapport signal/bruit (SNR) du convertisseur et contribue en définitive aux métriques système telles que l'amplitude du vecteur d'erreur (EVM).

Dans les deux cas, le résultat est identique : l’incertitude de la source de fréquence introduit des erreurs irréversibles en aval. Un convertisseur conçu pour des performances dynamiques exceptionnelles ne peut atteindre ses objectifs que si l’horloge qui le pilote est d’une précision équivalente.

En pratique, le bruit de phase du synthétiseur détermine l'ampleur de l'incertitude temporelle qui s'accumule dans le signal d'horloge (exprimée en gigue RMS, une valeur unique représentant l'amplitude moyenne de ces erreurs temporelles) et donc la part du budget de bruit et de distorsion du convertisseur qui est consommée avant même la numérisation du signal.

Considérations sur la conception

Lors de la conception de convertisseurs de données à haut débit et d'applications 5G, il est important de prendre en compte les compromis qui peuvent affecter les performances :

• Le bruit de phase détermine le bruit de fond, fixant la limite supérieure de la plage dynamique pour obtenir la meilleure clarté de signal possible, indépendamment de la qualité des autres paramètres. Dans une radio 5G, il détermine même si le schéma de modulation est décodable par le récepteur.
• La plage de fréquences détermine la flexibilité. Un synthétiseur couvrant la bande cible sans multiplication ni division externe simplifie la conception, réduit le nombre de composants et élimine le bruit et la complexité introduits par ces étages supplémentaires.
• Le temps de blocage détermine la rapidité avec laquelle le système peut changer de canal ou réagir à des conditions dynamiques, ce qui est essentiel dans les applications de saut de fréquence et de direction de faisceau.

Une PLL verrouille une fréquence en comparant continuellement sa sortie à une référence et en effectuant des corrections. Ce processus de correction est géré par une boucle de rétroaction et, comme toute boucle de rétroaction, nécessite un temps de stabilisation, car la boucle doit détecter l'erreur, y répondre et se stabiliser avant que la sortie ne soit utilisable.

Dans les conceptions traditionnelles, la même largeur de bande de la boucle qui détermine la vitesse de réponse de la PLL influe directement sur le bruit de phase. Élargir la boucle pour accélérer le verrouillage dégrade le bruit de phase. Réduire la largeur de la boucle pour améliorer le bruit de phase a un impact négatif sur le temps de verrouillage. Ce compromis fondamental impliquait que les concepteurs devaient choisir la priorité absolue pour leur application et assumer les conséquences de ce choix.

La dernière génération de synthétiseurs fractionnaires intégrés répond directement à ces compromis. Alors que les solutions précédentes obligeaient les concepteurs à choisir entre les performances en matière de bruit de phase et le niveau d'intégration, les dispositifs les plus récents combinent un bruit de phase ultra-faible avec une large couverture de fréquence, des temps de verrouillage rapides et une taille compacte, intégrant dans une solution unique ce qui nécessitait auparavant plusieurs composants discrets.

Pour la synchronisation des convertisseurs de données, cela signifie que le bruit de fond provenant de la source de fréquence ne constitue plus le facteur limitant la plage dynamique du système. Pour les conceptions radio 5G, cela signifie que l'atteinte des objectifs exigeants en matière d'amplitude du vecteur d'erreur devient un problème de source de fréquence déjà résolu, et non plus un problème d'ingénierie.

Les systèmes radiofréquences modernes génèrent généralement les horloges d'échantillonnage et les oscillateurs locaux à l'aide de synthétiseurs PLL fractionnaires. Bien que ces architectures permettent une résolution fréquentielle extrêmement fine, la modulation du rapport de division introduit du bruit de quantification et des signaux parasites fractionnaires qui contribuent au profil de bruit de phase global. Le bruit provenant d'un amplificateur ou d'un filtre affecte le signal, mais le bruit provenant de la source de fréquence corrompt la référence, et une référence de mauvaise qualité compromet le fonctionnement de tous les blocs qui en dépendent.

Le VCO intégré simplifie la conception de la carte

La synthèse de fréquence à large bande a traditionnellement consisté à assembler une chaîne de signaux à partir de composants discrets : VCO externe, PLL, tampons et tous les problèmes de conception que cela implique. Analog Devices, Inc. (ADI) simplifie la conception de cartes grâce à des solutions qui intègrent le VCO sur la puce, réduisant ainsi cette chaîne à un seul dispositif avec un étalonnage rapide pour le saut de fréquence, sans sacrifier les performances de bruit de phase et de gigue nécessaires aux conceptions radio 5G et aux convertisseurs de données à haut débit.

Le changement de fréquence n'est pas instantané. Lorsqu'une PLL reçoit l'ordre de basculer vers une nouvelle fréquence, elle passe par trois étapes distinctes avant que le signal de sortie ne soit utilisable. Dans un premier temps, elle reçoit l'ordre de changement. Ensuite, elle recherche en interne les paramètres appropriés pour générer la fréquence souhaitée ; cette phase de recherche est la plus lente, durant généralement entre 100 et 250 microsecondes dans un appareil haut débit moderne. Enfin, elle se stabilise, garantissant ainsi un signal de sortie suffisamment propre pour être utilisé.

La famille FAD4382 L'ADI s'attaque directement à l'étape intermédiaire lente. Au lieu d'effectuer une nouvelle recherche à chaque changement de fréquence, elle utilise une table de correspondance intégrée contenant 32 réglages précalculés à des points connus sur toute sa plage de fréquences pour un étalonnage rapide. Lorsqu'une nouvelle fréquence est demandée, elle trouve les deux points stockés les plus proches et effectue une interpolation entre eux pour obtenir les réglages corrects quasi instantanément. Cela réduit le temps de verrouillage total à moins de 10 microsecondes, et même à 2 microsecondes.

Ces trois appareils intègrent un VCO double cœur à 512 bandes de fréquences chevauchantes. Ils présentent également le même facteur de mérite (-239 dBc/Hz), les mêmes performances de gigue ultra-faible et la même capacité d'étalonnage rapide. Leur différence réside dans leur couverture de fréquence.

• L'ADF4382 (Figure 1) couvre de 687.5 MHz à 22 GHz en sortie, ce qui en fait le membre à la plus longue portée de la famille et le point de départ naturel pour les conceptions radio à ondes millimétriques 5G et d'autres applications telles que les radars à large bande et les instruments de test qui doivent fonctionner à l'extrémité supérieure de la gamme de fréquences.
• El ADF4382A La figure 2 est recommandée pour la synchronisation de convertisseurs de données hautes performances, couvrant des fréquences de sortie de 2.87 GHz à 21 GHz, avec un alignement automatique de la sortie sur le front de référence d'entrée pour plusieurs sorties. Ceci permet de concevoir des systèmes utilisant plusieurs convertisseurs synchronisés à partir d'une même source, avec des relations de synchronisation cohérentes.

Figure 2. Le circuit intégré ADF4382A est optimisé pour les applications d'horloge exigeantes dans les systèmes de conversion de données à haute vitesse. (Source de l'image : Analog Devices, Inc.)

• El FAD4383 La figure 3 étend la couverture vers les basses fréquences par rapport à l'ADF4382, élargissant ainsi son champ d'application aux conceptions fonctionnant dans des bandes de fréquences inférieures, tout en conservant l'architecture de performance globale de la famille, notamment un étalonnage rapide et le même facteur de mérite. Elle décale légèrement la plage du VCO vers le bas, de 10 GHz à 20 GHz, permettant des fréquences de sortie jusqu'à 625 MHz avec des diviseurs internes. Elle offre des performances de bruit de phase améliorées, ce qui la rend parfaitement adaptée aux systèmes exigeant des horloges micro-ondes et des oscillateurs locaux d'une pureté exceptionnelle.

Figure 3. L'ADF4383 étend la couverture aux bandes micro-ondes inférieures tout en offrant une génération d'horloge encore plus propre pour les applications RF et les convertisseurs de données hautes performances. (Source de l'image : Analog Devices, Inc.)

Les trois variantes utilisent une architecture de diviseur de fréquence. Les diviseurs ADF4382 et ADF4383 prennent en charge des rapports de division de 1, 2, 4, 8 et 16. L'ADF4382A intègre des diviseurs de fréquence de sortie par 2 et par 4 qui génèrent des fréquences dans deux sous-gammes spécifiques : de 5.75 GHz à 10.5 GHz et de 2.875 GHz à 5.25 GHz.

Cette architecture permet aux concepteurs de convertir la fréquence fondamentale élevée de chaque VCO en une fréquence d'horloge ou d'oscillateur locale adaptée aux exigences spécifiques de la conception. Le diviseur de fréquence de sortie étant situé dans la boucle de rétroaction de la PLL, la sortie peut être automatiquement alignée sur le front de la référence d'entrée, simplifiant considérablement la synchronisation multi-puces.

Dépannage des problèmes matériels par logiciel

Le délai programmable entre la référence et la sortie de la famille ADF4382, avec une résolution inférieure à la picoseconde, permet de régler les relations de synchronisation entre les composants par logiciel, sans dépendre uniquement de l'agencement précis de la carte. Ainsi, un problème matériel traditionnellement complexe devient un problème programmable et gérable.

Lors de l'utilisation de l'étalonnage rapide, la table de correspondance doit être régénérée si la température de fonctionnement s'écarte de plus de ±20 °C de la température à laquelle elle a été créée. Pour les applications combinant un fonctionnement sur une large plage de températures et des variations de fréquence rapides, comme dans le secteur automobile ou les applications industrielles extérieures, il s'agit d'une simple considération relative au micrologiciel plutôt que d'une limitation fondamentale.

Pour un concepteur de produit, le processus de sélection est simple. Il s'agit d'identifier la fréquence de sortie cible, de vérifier quelle gamme de variantes la couvre parfaitement sans nécessiter de multiplication ou de division externe, et de sélectionner la variante en conséquence. Dans la plupart des cas, les diviseurs de fréquence internes du composant assurent la conversion de la fréquence fondamentale du VCO vers la fréquence d'horloge locale ou d'oscillateur requise par l'application. Quelle que soit la variante choisie, l'architecture de performance sous-jacente reste identique : mêmes performances, même rapidité d'étalonnage et mêmes avantages d'intégration.

Conclusion

En réduisant le temps de commutation de fréquence, les boucles à verrouillage de phase fractionnaire N ADF4382, ADF4382A et ADF4383 d'ADI permettent de concevoir des circuits à sauts de fréquence plus rapides, plus réactifs et plus efficaces, sans risque de synchronisation. Grâce à leur architecture commune, la migration d'une version à l'autre est aisée en cas d'évolution des besoins.

source: https://www.digikey.es/es/articles/simplifying-frequency-stability-for-high-speed-5g-and-data-converter-designs