Diseño eficiente de una distribución de reloj
Articulo cedido por ARROW IBERIA Electronica

El diseño del árbol del reloj puede ser desalentador; conseguido de forma incorrecta y las prestaciones del producto pueden verse seriamente comprometidas; conseguirlo de forma correcta y que el mismo producto gane flexibilidad, prestaciones y una ventaja adicional en el coste ayuda a competir con más eficacia en una gama más amplia de mercados.  Josef  Neubauer de IDT™ (Integrated Device Technology, Inc.), expone las líneas generales del proceso estructurado usado por el servicio de diseño ‘Arbor Clock Tree’ de IDT.

Circuito de generación de reloj de IDT para reemplazar cristales y osciladores
Articulo cedido por ARROW IBERIA Electrónica

Síntesis Digital Directa de Frecuencias, DDFS
Por Sigfredo Pagel
En la actualidad la forma más rápida y eficiente de generar frecuencias es a través de los denominados DDFS o simplemente DDS (Direct Digital Synthesis) o Síntesis Digital Directa. Se utilizan técnicas de muestreo, memorias RAM o sin/cos ROM, conversión Digital- Analógica DA y filtrado digital. 

Integración eficiente de di spositivos analógicos en diseños digitales
Por George Paparrizos. Microchip Tech. Inc.

La creciente complejidad de los diseños a lo largo de la pasada década ha producido muchos nuevos tipos de dispositivos digitales, como FPGA, DSP, FRAM y microcontroladores Flash. Al mismo tiempo, los requisitos de mayor memoria, inteligencia y funcionalidad, y la sustitución de los componentes más antiguos discretos y mecánicos, han incrementado de manera significativa el contenido digital de estos sistemas. Estos desarrollos han creado asimismo la demanda de un creciente número de componentes analógicos de altas prestaciones, que deben incorporarse a los sistemas de forma eficiente.