Viernes , Agosto 18 2017
Home / Artículos / Instrumentación / Análisis electromagnético de la integridad de potencia para placas de circuito impreso (PCB) empleando el método de elementos finitos (FEM)

Análisis electromagnético de la integridad de potencia para placas de circuito impreso (PCB) empleando el método de elementos finitos (FEM)

En el diseño de una PCB, uno de los aspectos fundamentales para el funcionamiento correcto del sistema es la red de distribución de potencia (PDN) de los distintos circuitos integrados montados en la placa, que consisten fundamentalmente en pistas de potencia y pistas de tierra. Si la red no está diseñada correctamente, pueden producirse fallos de funcionamiento y/o problemas de compatibilidad electromagnética, como emisiones radiadas o susceptibilidad a interferencias de RF. El circuito sometido a análisis está formado por los siguientes componentes principales:

• Módulo regulador de tensión (VRM). Componente que alimenta el sistema, que debe poder suministrar la corriente necesaria para que la placa funcione correctamente a las distintas tensiones necesarias

• Disipadores. Circuitos integrados, como CPU y FPGA, que demandan una cantidad significativa de corriente para el correcto funcionamiento de la placa

• Pista de potencia. Parte de la red de distribución de potencia que lleva la tensión de funcionamiento desde el módulo regulador hasta el disipador

• Pista de tierra. Parte del circuito que cierra el bucle de corriente desde el disipador hasta el módulo regulador En este artículo describimos una serie de análisis realizados en una PCB integrada con formato COM Express, formato compacto de alto rendimiento muy conocido que ha desarrollado la compañía SECO Srl en Arezzo (Italia). El componente principal de la placa es un procesador AMD Serie R (Merlin Falcon) (3,2 GHz máx.) que funciona con una corriente pico de alimentación de alrededor de 51 A como máximo en el vcore en modo de rendimiento y, por tanto, requiere un diseño cuidadoso de la pista de potencia. Se utilizó el nuevo simulador PIPro de Keysight Technologies para el análisis de la integridad de potencia. Este simulador se basa en análisis electromagnético empleando el método de elementos finitos (FEM) y está optimizado para facilitar un análisis rápido y preciso de placas medianas y grandes con un elevado número de capas. La figura siguiente muestra la placa con sus rutas después de importarla al software Advanced Design System de Keysight EEsof EDA. A continuación se muestra un diagrama detallado de la pista de potencia principal para la CPU (1,2 V), excluida tierra, con la escala del eje Z aumentada para mejorar la visibilidad del circuito. Observe el área superior izquierda en azul, donde está conectada la CPU, y el área inferior derecha, donde está conectado el módulo regulador de tensión. Empezamos con el análisis más sencillo (PI-DC), que conlleva calcular las caídas de tensión DC estática y las densidades de potencia y corriente asociadas a lo largo de la PDN. Este análisis nos permite identificar los circuitos integrados principales, las patillas de los conectores y las vías de puntos de tierra que llevan la mayor cantidad de corriente. Si la tensión de la red de distribución de potencia cae por debajo de un valor establecido, el circuito integrado no alcanzará el nivel de tensión mínima requerida para su correcto funcionamiento y se apagará, se reiniciará o la lógica interna del dispositivo producirá fallos. Las densidades de corriente excesivas en la red de distribución de potencia pueden crear altas temperaturas que pueden provocar la delaminación de la placa de circuito impreso y, en casos de recalentamiento extremo, la placa puede incluso arder. Los accesos de interconexión vertical (vías) que llevan corrientes excesivas pueden fundirse e interrumpir el circuito. La simulación de corriente directa estática (PI-DC) genera distintos resultados, incluidos los que se muestran en la figura siguiente. Aquí puede ver que la tensión mínima en el área donde está conectada la CPU alcanza un valor mínimo de alrededor de 1,1 V, incluida la tolerancia máxima de ±120 mV, en comparación con una tensión de funcionamiento nominal de 1,2 V para la CPU. También se puede generar un informe detallado que incluye medidas de tensión cuantitativas tanto para la CPU (véase la figura siguiente) como para el módulo regulador, así como medidas de corriente y tensión en las patillas de conexión y en las vías, indicando dónde se superan los valores máximos establecidos. La finalidad del segundo tipo de análisis (PI-AC) es garantizar que el nivel de tensión de funcionamiento mínimo se mantiene en condiciones dinámicas, es decir, cuando el dispositivo está en funcionamiento y su consumo de energía varía con el tiempo de acuerdo con el tipo y la secuencia de las operaciones que ejecuta la CPU.

La frecuencia del reloj del procesador Serie R es de 3,2 GHz, por lo que la señal de corriente en la pista de potencia tiene un alto contenido armónico. Por ello, la simulación electromagnética del circuito de potencia se configura para cubrir el espectro completo de DC hasta 3 GHz. A continuación se agregan automáticamente modelos equivalentes del regulador de tensión, el disipador de desacoplamiento desconectados (curva roja) y la otra con los condensadores conectados. Los modelos utilizados para los condensadores incluyen los elementos parásitos de inductancia y resistencia y se pueden definir a través de modelos de parámetros S. Observe que el valor de impedancia general del segundo caso es más bajo y que el tamaño del pico de resonancia se reduce (de alrededor de 22 Ω a 5 Ω aproximadamente) y se desplaza a una frecuencia superior (de alrededor de 230 MHz a más de 900 MHz). En este caso, no disponemos de detalles precisos sobre el nivel de impedancia máximo permitido en relación con la frecuencia y, por tanto, se calculó una impedancia de destino a partir de la relación entre la tensión de rizado máxima permitida y la corriente transitoria establecida por el fabricante de la CPU, que arrojó un valor de alrededor de 150 m Ω. Este valor se mantiene hasta 100 MHz, frecuencia después de la cual el objetivo del diseño en este caso es subir cualquier resonancia todo lo posible en la frecuencia. El análisis de integridad de potencia final realizado implica la asignación de resonancias del plano de potencia en la placa (análisis de resonancia del plano de potencia, PI-PPR), lo que facilita la posterior incorporación de condensadores de desacoplamiento en posiciones óptimas para suprimir resonancias residuales.

En la figura anterior se puede ver la distribución del campo eléctrico en la frecuencia de resonancia principal, donde las zonas coloreadas en rojo corresponden a la ubicación de resonancias en uno de los planos de tierra. La realización de estos análisis y de las necesarias mejoras devolvió rápidamente la placa a las especificaciones de impedancia establecidas durante el proyecto. El uso del simulador PIPro, gracias a su velocidad (la simulación más larga duró alrededor de 1 hora y 15 minutos) y a su precisión, permitió ahorrar tiempo durante el proceso de diseño e hizo posible una transición rápida a la fase de fabricación de la placa. y los condensadores de desacoplamiento al modelo obtenido. Los condensadores de desacoplamiento están conectados entre las pistas de potencia y de tierra y sus valores de posición y capacidad constituyen los parámetros principales de los que dispone el diseñador para optimizar el funcionamiento del sistema. Desde un punto de vista operativo, los hallazgos principales de la simulación completa se pueden ver en el diagrama siguiente, en el que el valor de impedancia medido por la CPU (eje Y) se compara con la frecuencia (eje X), ambos en una escala logarítmica. En el diagrama de la página siguiente se han marcado dos curvas, una con los condensadores.

www.keysight.com


Etiquetas
potencia circuito; que es un circuito impreso; circuito de potencia


Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *



Podría interesarte

Sistemas de AOI de alta precisión con solución de memoria NVMe

Los sistemas de AOI (Automatic Optical Inspection – Inspección Óptica Automatizada) se pueden combinar en …

Este sitio web utiliza cookies para que usted tenga la mejor experiencia de usuario. Si continúa navegando está dando su consentimiento para la aceptación de las mencionadas cookies y la aceptación de nuestra política de cookies, pinche el enlace para mayor información.

ACEPTAR
Aviso de cookies