Las generaciones más recientes de fuentes de señal de reloj multisalida totalmente programables ayudan a los diseñadores a cubrir los requisitos de sincronización de múltiples interfaces de alta velocidad, ofreciendo asimismo un valioso margen de fluctuación (jitter), bajo consumo de energía y tamaño compacto.
En esta entrevista Baljit Chandhoke, de IDT, responde a algunas de las preguntas más importantes acerca de los complejos requisitos de sincronización de los actuales productos de altas prestaciones, desde smartphones hasta sistemas para generación de imágenes en medicina.
P1: ¿Qué impulsa la necesidad de fuentes de reloj múltiples y de alta precisión en las generaciones actuales y futuras de productos electrónicos?
Los equipos actuales de altas prestaciones utilizan múltiples procesadores, FPGA o procesadores de red, memorias y dispositivos de capa física con conectividad de alta velocidad multiprotocolo.
Estos sistemas necesitan generalmente una compleja arquitectura de sincronización que incorpora múltiples señales de reloj de referencia capaces de coordinar los diversos dispositivos y de proporcionar con exactitud la frecuencia de reloj, el nivel de tensión y las especificaciones de fluctuación (jitter) de interfaces como PCI® Express, Gigabit o 10 Gigabit Ethernet, USB3.0 y otros.
La demanda de una mayor simplificación de la complejidad, así como de disminuir el tamaño y el coste asociados a la arquitectura de sincronización, está impulsando el desarrollo de nuevos dispositivos integrados de sincronización por parte de compañías como IDT®.
P2: ¿En qué se diferencian los generadores de señal de reloj multisalida respecto a las fuentes de reloj convencionales y qué ventajas ofrecen?
Al sustituir múltiples cristales y osciladores de cristal, los diseñadores pueden ahorrar espacio en la placa y disminuir el consumo de energía al utilizar un solo dispositivo integrado para generar múltiples referencias de reloj.
Evitar o minimizar el uso del cristal también puede atenuar los riesgos de suministro puntual en diseños críticos y aumentar la fiabilidad del sistema. Generalmente solo se necesita un oscilador de cristal como referencia. Esto no solo reduce los costes de los componentes y ocupa menos espacio en la placa, sino que también simplifica el diseño.
La utilización de un CI de sincronización multicanal integrado también puede reducir enormemente los riesgos de suministro ya que los compradores solo han de gestionar la disponibilidad de una referencia de cristal para asegurarse de que la producción siga su curso sin retrasos. Otros aspectos que los diseñadores deberían valorar al seleccionar relojes programables son el consumo de energía, el jitter para todo el rango de frecuencias, el tamaño físico y la programabilidad en el sistema.
La familia VersaClock® 5 de generadores de señal de reloj totalmente programables de IDT es un ejemplo de una nueva generación de dispositivos de sincronización integrados.
Se diferencian de los dispositivos convencionales de sincronización de fase (PLL) de entero N porque proporcionan múltiples salidas de señal de reloj para múltiplos enteros de la entrada de referencia. Un VersaClock 5 – 5P49V5901 puede generar señales de reloj a la salida para cualquier múltiplo de la referencia de entrada, y gracias a sus divisores fraccionales de salida no se ve limitado a múltiplos enteros puros. Además, cada canal del reloj se puede configurar de manera independiente como dos salidas LVCMOS, como salidas LVPECL o LVDS o el protocolo Host Clock Signal Level (HCSL) tal como exigen las tarjetas PCI Express.
La flexibilidad de configurar los canales de salida del reloj de forma independiente, en cumplimiento de alguna de estas especificaciones, puede eliminar la necesidad de CI de conversión de nivel discretos en numerosas aplicaciones.
P3: ¿Qué es el jitter y por qué es importante en los diseños de productos más avanzados?
La fluctuación o jitter de los CI generadores de señal de reloj programables ha venido mejorando continuamente a lo largo de sucesivas generaciones para cubrir la demanda de estándares de conectividad de alta velocidad. Los dispositivos VersaClock® 5 presentan una fluctuación de fase RMS inferior a 0,7 picosegundos para todo el rango de integración de 12 kHz a 20 MHz.
Los estándares de interconexión de alta velocidad como 1G o 10G Ethernet y PCI Express Gen 3 exigen un nivel máximo de jitter teniendo en cuenta las aportaciones de todas las fuentes de jitter. Entre éstas se encuentran no solo el reloj, sino también el transmisor así como los efectos de las terminaciones y las pistas de la placa.
El nivel de jitter RMS permitido para una conexión 10G puede ser de tan solo 1,55ps (10G BASE-R), mientras que PCI Express Gen 3 exige 1,0ps para el reloj.
La minimización del jitter de fase RMS aportada por la fuente de señal de reloj proporciona al diseñador un margen mucho mayor para cumplir el nivel de fluctuación del enlace cuando se tienen en cuenta otras aportaciones.
P4: La programabilidad es una característica propia de los nuevos dispositivos de sincronización multisalida. ¿Por qué es tan valiosa para el cliente desde el punto de vista del suministro y del diseño?
Los generadores de señal de reloj multisalida programables proporcionan a los diseñadores una enorme flexibilidad y pueden evitar el uso de CI de conversión a nivel discreto en numerosas aplicaciones. Algunas aplicaciones pueden necesitar una distribución de la señal de reloj integrada de manera que se pueda conectar en el propio circuito y alimentar directamente la configuración deseada. El CI VersaClock de IDT tiene cuatro bancos de memoria programable una sola vez (One- Time Programmable, OTP), lo cual permite que el dispositivo funcione de esta manera. Los cuatro bancos de OTP permiten a los dispositivos VersaClock® almacenar diversas configuraciones. Esto permite que los ingenieros utilicen un solo dispositivo en varios proyectos, lo cual puede simplificar la gestión de las compras y del stock. Los compradores también pueden obtener un mejor precio gracias al mayor volumen del pedido. La capacidad de almacenar hasta cuatro configuraciones también resulta útil en aplicaciones que necesiten ajustar los márgenes de frecuencia.
P5: El consumo es un parámetro de importancia crítica desde un punto de vista térmico y también ayuda a prolongar la autonomía de la batería en el creciente número de dispositivos portátiles alimentados por batería. ¿Cuál es la respuesta de las soluciones de sincronización multisalida a este respecto?
En general, la integración de componentes anteriormente separados en un solo dispositivo tiene un efecto positive sobre el consumo total de energía del sistema.
Esto se cumple para los generadores de señal de reloj programables integrados como el VersaClock 5, cuyo consumo total por dispositivo es de solo 300 mW con todas las salidas en funcionamiento. De hecho, VersaClock 5 sale ganando en cualquier comparación, no solo con fuentes de señal de reloj discretas sino también con otros relojes integrados de la competencia; la corriente que consume su núcleo es de 30 mA, aproximadamente la mitad que otros dispositivos disponibles. Desde luego su menor consumo también se traduce en menos problemas de tipo térmico, lo cual simplifica el proceso de diseño. Y dado que hay que asignar una menor provisión a la gestión del calor, también se pueden disminuir el espacio, el peso y el coste del diseño final.
Descargar PDF
